上海交通大學微納電子學系王國興教授團隊在高能效脈沖神經(jīng)網(wǎng)絡加速器芯片研發(fā)上取得突破性進展。該成果為類腦計算從理論走向實用、特別是滿足邊緣側設備對實時智能處理的嚴苛需求，提供了關鍵的硬件基礎，標志著我國在網(wǎng)絡技術，特別是新興的神經(jīng)形態(tài)計算領域的前沿探索邁出了堅實一步。

脈沖神經(jīng)網(wǎng)絡，作為第三代人工神經(jīng)網(wǎng)絡模型，其靈感直接源于生物大腦的運作機制。與傳統(tǒng)人工神經(jīng)網(wǎng)絡不同，SNN以離散的脈沖序列來編碼和傳遞信息，具有事件驅動、稀疏計算等天然特性，理論上能實現(xiàn)遠高于傳統(tǒng)架構的能效比。如何將這一理論優(yōu)勢在硬件上高效實現(xiàn)，一直是學術界和產(chǎn)業(yè)界面臨的核心挑戰(zhàn)。

王國興團隊此次研發(fā)的SNN加速器芯片，正是針對這一核心挑戰(zhàn)提出的創(chuàng)新解決方案。該芯片在架構和電路層面進行了協(xié)同優(yōu)化設計，主要體現(xiàn)在以下幾個方面：

團隊提出了創(chuàng)新的稀疏事件驅動處理架構。傳統(tǒng)計算架構即使在沒有有效數(shù)據(jù)時，時鐘和計算單元也持續(xù)運行，造成大量功耗浪費。而該芯片實現(xiàn)了真正的“有事件才工作”模式，能夠動態(tài)識別并跳過輸入和網(wǎng)絡內部的零激活（無脈沖）數(shù)據(jù)，僅對有效的脈沖事件進行路由和計算，從根本上消除了靜態(tài)功耗和無效計算開銷。

團隊設計了高并行度的脈沖事件處理引擎。為了應對脈沖事件在時間和空間上的隨機性，芯片內部集成了多組高度并行的計算核心，能夠同時處理多個突觸連接和神經(jīng)元狀態(tài)更新。這種設計確保了即使在事件密集時段，芯片也能維持高吞吐量和低延遲，滿足實時處理的要求。

芯片采用了近內存計算技術。通過將計算單元緊密嵌入到存儲突觸權重的存儲陣列附近，極大地減少了數(shù)據(jù)在計算核心與內存之間頻繁搬移所產(chǎn)生的巨大能耗（即“內存墻”問題）。這種設計顯著提升了數(shù)據(jù)訪問效率，是達成高能效的關鍵一環(huán)。

據(jù)團隊公布的測試數(shù)據(jù)，該加速器芯片在典型視覺分類與目標檢測等SNN任務上，展現(xiàn)了卓越的性能功耗比。其能效比顯著優(yōu)于傳統(tǒng)的基于馮·諾依曼架構的GPU/CPU平臺，甚至優(yōu)于一些已報道的專用神經(jīng)網(wǎng)絡加速器，為在電池供電的物聯(lián)網(wǎng)終端、移動設備、可穿戴設備以及嵌入式視覺系統(tǒng)中部署復雜的實時智能算法提供了可能。

這項進展的深遠意義在于，它不僅僅是一項芯片技術的突破，更是為邊緣人工智能的發(fā)展鋪平了道路。隨著5G和物聯(lián)網(wǎng)的普及，海量數(shù)據(jù)在邊緣側產(chǎn)生，將計算智能下沉至邊緣設備，而非全部上傳至云端，是降低延遲、保護隱私、節(jié)約帶寬的必然趨勢。王國興團隊的高能效SNN芯片，正是契合了這一趨勢，使得在資源受限的邊緣設備上運行復雜的類腦智能模型成為現(xiàn)實。

該成果也推動了類腦計算的實用化進程。類腦計算被視為突破現(xiàn)有AI算力與能效瓶頸的重要方向之一。這款芯片的成功研制，證明了基于脈沖神經(jīng)網(wǎng)絡的硬件方案在能效上的巨大潛力，為未來開發(fā)更大規(guī)模、更接近生物腦處理機制的智能計算系統(tǒng)奠定了重要的技術基礎。

可以預見，隨著此類專用硬件的不斷成熟，脈沖神經(jīng)網(wǎng)絡將在自動駕駛、智能傳感、機器人控制、智能家居等對實時性與能效要求極高的領域發(fā)揮越來越重要的作用。上海交大王國興團隊的這一重要進展，是我國在下一代人工智能計算核心技術競爭中取得的又一突出成果，展現(xiàn)了我國科研工作者在前沿交叉領域的創(chuàng)新實力。